Reduced Instruction Set Computer: e' un'architettura per microprocessori che massimizza il price/performance riducendo e ottimizzando l'instruction set alle istruzioni di uso piu' frequente demandando ai compilatori la realizzazione di routine piu' complesse.
Nelle prime realizzazioni RISC il microprocessore privilegiava le istruzioni dei Low Registers (store and/or ...) e non comprendeva: divisione moltiplicazione floating-point gestione caratteri e stringhe. Pero' oramai non e' piu' la semplice riduzione del numero di istruzioni la chiave dell'arch. RISC moderna bensi' la ricerca di un set di istruzioni piu' possibilmente omogenee per lunghezza/durata e che possano rientrare in un ciclo (o meno) di clock; cio' semplifica i circuiti del processore e abbinata alle nuove capacita' dei compilatori alle grosse cache e ad altre nuove tecnologie offre spazio ad accelerare il clock stesso. Ad es. l'instruction set del PowerPC e' di oltre 220 istruzioni.
I principi base del RISC si devono all'IBM (John Cocke '74) e sono stati poi ripresi e applicati da vari costruttori (SUN nell'87 con SPARC HP nell'88 con PA ecc.) con continui miglioramenti man mano che le tecnologie dei semiconduttori offrivano spazi a realizzazioni piu' moderne.

A	B	C	D	E	F	G	H	I	J
K	L	M	N	O	P	Q	R	S	T
U	V	W	X	Y	Z	0...9